{"id":23817687,"url":"https://github.com/rezamardanidev/morrismano_basiccomputer_vhdl","last_synced_at":"2026-01-27T06:01:54.873Z","repository":{"id":270382511,"uuid":"910218275","full_name":"rezamardaniDev/MorrisMano_BasicComputer_VHDL","owner":"rezamardaniDev","description":"A VHDL implementation of the Morris Mano Basic Computer, including all key components such as registers, memory, ALU, control unit, and a common bus, designed for educational purposes. Fully modular and ready for simulation.","archived":false,"fork":false,"pushed_at":"2024-12-30T18:11:33.000Z","size":16,"stargazers_count":2,"open_issues_count":0,"forks_count":0,"subscribers_count":1,"default_branch":"main","last_synced_at":"2025-05-27T10:00:38.786Z","etag":null,"topics":["basic-computer","computer","mano","morris","morris-mano","vhdl"],"latest_commit_sha":null,"homepage":"","language":"VHDL","has_issues":true,"has_wiki":null,"has_pages":null,"mirror_url":null,"source_name":null,"license":null,"status":null,"scm":"git","pull_requests_enabled":true,"icon_url":"https://github.com/rezamardaniDev.png","metadata":{"files":{"readme":"README.md","changelog":null,"contributing":null,"funding":null,"license":null,"code_of_conduct":null,"threat_model":null,"audit":null,"citation":null,"codeowners":null,"security":null,"support":null,"governance":null,"roadmap":null,"authors":null,"dei":null,"publiccode":null,"codemeta":null}},"created_at":"2024-12-30T17:56:38.000Z","updated_at":"2024-12-30T18:27:29.000Z","dependencies_parsed_at":"2024-12-31T15:57:02.411Z","dependency_job_id":null,"html_url":"https://github.com/rezamardaniDev/MorrisMano_BasicComputer_VHDL","commit_stats":null,"previous_names":["rezamardanidev/morrismano_basiccomputer_vhdl"],"tags_count":0,"template":false,"template_full_name":null,"purl":"pkg:github/rezamardaniDev/MorrisMano_BasicComputer_VHDL","repository_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/repositories/rezamardaniDev%2FMorrisMano_BasicComputer_VHDL","tags_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/repositories/rezamardaniDev%2FMorrisMano_BasicComputer_VHDL/tags","releases_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/repositories/rezamardaniDev%2FMorrisMano_BasicComputer_VHDL/releases","manifests_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/repositories/rezamardaniDev%2FMorrisMano_BasicComputer_VHDL/manifests","owner_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/owners/rezamardaniDev","download_url":"https://codeload.github.com/rezamardaniDev/MorrisMano_BasicComputer_VHDL/tar.gz/refs/heads/main","sbom_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/repositories/rezamardaniDev%2FMorrisMano_BasicComputer_VHDL/sbom","scorecard":null,"host":{"name":"GitHub","url":"https://github.com","kind":"github","repositories_count":286080680,"owners_count":28805332,"icon_url":"https://github.com/github.png","version":null,"created_at":"2022-05-30T11:31:42.601Z","updated_at":"2026-01-27T05:43:52.625Z","status":"ssl_error","status_checked_at":"2026-01-27T05:43:48.957Z","response_time":168,"last_error":"SSL_connect returned=1 errno=0 peeraddr=140.82.121.6:443 state=error: unexpected eof while reading","robots_txt_status":"success","robots_txt_updated_at":"2025-07-24T06:49:26.215Z","robots_txt_url":"https://github.com/robots.txt","online":false,"can_crawl_api":true,"host_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub","repositories_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/repositories","repository_names_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/repository_names","owners_url":"https://repos.ecosyste.ms/api/v1/hosts/GitHub/owners"}},"keywords":["basic-computer","computer","mano","morris","morris-mano","vhdl"],"created_at":"2025-01-02T05:39:55.866Z","updated_at":"2026-01-27T06:01:54.858Z","avatar_url":"https://github.com/rezamardaniDev.png","language":"VHDL","funding_links":[],"categories":[],"sub_categories":[],"readme":"## پروژه پیاده‌سازی کامپیوتر پایه موریس مانو با VHDL 💻\n\n## معرفی پروژه\nاین پروژه به منظور پیاده‌سازی کامپیوتر پایه معرفی شده در کتاب \"کامپیوتر پایه موریس مانو\" با استفاده از زبان توصیف سخت‌افزار VHDL طراحی شده است. تمامی بخش‌های کامپیوتر پایه شامل ثبات‌ها، حافظه، گذرگاه مشترک، واحد محاسبات و منطق (ALU) و واحد کنترل به صورت جداگانه طراحی و پیاده‌سازی شده‌اند. 🚀\n\n---\n\n## محتویات پروژه\n\n### فایل‌ها\n\n1. **`register.vhd`**\n  پیاده‌سازی ثبات 8 بیتی با قابلیت بارگذاری داده و ریست.\n\n2. **`memory_unit.vhd`**\n حافظه RAM با قابلیت خواندن و نوشتن داده.\n\n3. **`common_bus.vhd`**\nگذرگاه مشترک برای انتقال داده بین ثبات‌ها و واحد حافظه.\n\n4. **`alu.vhd`**\nواحد محاسبات و منطق با قابلیت اجرای عملیات جمع، تفریق، AND، OR و NOT.\n\n5. **`control_unit.vhd`**\nواحد کنترل برای تولید سیگنال‌های کنترلی بر اساس دستور فعلی و حالت سیستم.\n\n6. **`cpu_top.vhd`**\nماژول اصلی که تمامی اجزای بالا را به یکدیگر متصل می‌کند.\n\n---\n\n## پیش‌نیازها\n\nبرای شبیه‌سازی و اجرای این پروژه نیاز به ابزارهای زیر دارید:\n\n- **نرم‌افزار ModelSim یا Vivado**\n- آشنایی اولیه با زبان VHDL\n- آشنایی با مفاهیم کامپیوتر پایه (ثبات‌ها، گذرگاه‌ها، واحد کنترل و ...)\n\n---\n\n## مراحل اجرا\n\n**ایمپورت فایل‌ها** :\nتمامی فایل‌های VHDL را در یک پروژه جدید وارد کنید.\n\n**کامپایل پروژه** :\nابتدا فایل‌های جداگانه (مثل `register.vhd` و `memory_unit.vhd`) را کامپایل کنید.\nدر نهایت فایل `cpu_top.vhd` را کامپایل کنید.\n\n**بررسی خروجی‌ها** :\nاطمینان حاصل کنید که تمامی ثبات‌ها، حافظه و ALU به درستی کار می‌کنند و سیگنال‌های کنترلی صحیح تولید می‌شوند. ✅\n\n---\n\n## مثال دستورات\n\n### نمونه‌ای از دستورها\n- **جمع:** دستور با کد عملیاتی `0001`.\n- **تفریق:** دستور با کد عملیاتی `0010`.\n- **AND:** دستور با کد عملیاتی `0100`.\n\n\n","project_url":"https://awesome.ecosyste.ms/api/v1/projects/github.com%2Frezamardanidev%2Fmorrismano_basiccomputer_vhdl","html_url":"https://awesome.ecosyste.ms/projects/github.com%2Frezamardanidev%2Fmorrismano_basiccomputer_vhdl","lists_url":"https://awesome.ecosyste.ms/api/v1/projects/github.com%2Frezamardanidev%2Fmorrismano_basiccomputer_vhdl/lists"}