https://github.com/NNgen/nngen
NNgen: A Fully-Customizable Hardware Synthesis Compiler for Deep Neural Network
https://github.com/NNgen/nngen
compiler deep-learning hardware high-level-synthesis neural-network onnx python pyverilog verilog-hdl veriloggen
Last synced: 14 days ago
JSON representation
NNgen: A Fully-Customizable Hardware Synthesis Compiler for Deep Neural Network
- Host: GitHub
- URL: https://github.com/NNgen/nngen
- Owner: NNgen
- License: apache-2.0
- Created: 2019-11-12T09:04:35.000Z (over 5 years ago)
- Default Branch: develop
- Last Pushed: 2023-10-17T01:54:07.000Z (over 1 year ago)
- Last Synced: 2024-10-14T13:55:54.839Z (7 months ago)
- Topics: compiler, deep-learning, hardware, high-level-synthesis, neural-network, onnx, python, pyverilog, verilog-hdl, veriloggen
- Language: Python
- Homepage:
- Size: 1.41 MB
- Stars: 338
- Watchers: 21
- Forks: 46
- Open Issues: 34
-
Metadata Files:
- Readme: README.ja.md
- License: LICENSE
Awesome Lists containing this project
- awesome-opensource-hardware - nngen
README
NNgen
==============================
A Fully-Customizable Hardware Synthesis Compiler for Deep Neural Network
Copyright 2017, Shinya Takamaeda-Yamazaki and Contributors
ライセンス
==============================
Apache License 2.0 (http://www.apache.org/licenses/LICENSE-2.0)
NNgenとは?
==============================
NNgenはディープニューラルネットワークのモデル特化ハードウェアアクセラレータを合成するオープンソースのコンパイラです。NNgenは入力モデル定義からDNNアクセラレータのVerilog HDLのソースコードとIPコアのパッケージを生成します。
生成されたハードウェアは、プロセッシングエンジン、オンチップメモリ、オンチップネットワーク、DMAコントローラ、制御回路といったすべてが含まれています。そのため、生成されたハードウェアは、処理を開始した後は、外部の回路やCPUなどからの追加の制御をまったく必要としません。
NNgenのバックエンドには、複数の記述パラダイムが利用できるオープンソースの高位合成コンパイラVeriloggenを用いています。そのため、新しいアルゴリズムやアプリケーションに応じて、NNgenの構成をカスタマイズすることができます。
NNgenにコントリビュートするには
==============================
NNgenプロジェクトは質問、バグ報告、新しい機能提案、[GitHub](https://github.com/NNgen/nngen)上でのプルリクエストを常に歓迎します。
コミュニティ管理者
--------------------
このプロジェクトの管理者として、コミュニティ管理を主導し、ソフトウェアの開発と普及を促進する役割を担います。
コミッタ
--------------------
コミッタは、プロジェクトへの書き込み権限を付与されている個人です。コミッタとして貢献するためには、コミュニティ管理者の承認が必要です。貢献の分野は、コードの貢献とレビュー、ドキュメント、教育、そしてアウトリーチなど、あらゆる形態をとることができます。高品質で健全なプロジェクトにはコミッタが不可欠です。コミュニティは貢献者からの新しいコミッタを積極的に探しています。
レビュアー
--------------------
レビュアーは、プロジェクトに積極的に貢献し、新しい貢献のコードレビューに積極的に参加する個人です。積極的な貢献者の中から査読者を決定します。 コミッタはレビュアーにレビューを明示的に依頼してください。 高品質のコードレビューは長期にわたる技術的債務を防ぎ、プロジェクトの成功に不可欠です。 プロジェクトへのプルリクエストは、マージするために少なくとも1人のレビュアーによってレビューされる必要があります。
質問、バグ報告、新しい機能提案について
--------------------
GitHubの[issue tracker](https://github.com/NNgen/nngen/issues)にコメントを残してください。
プルリクエストについて
--------------------
プルリクエストを提供してくれた貢献者を確認するためには "CONTRIBUTORS.md"をチェックしてください。
NNgenは統合テストにpytestフレームワークを使います。 プルリクエストを送信するときは、pytestにテスト例を含めてください。 テストコードを書くには、 "tests"ディレクトリにある既存のテスト例を参照してください。
プルリクエスト対象のコードがすべてのテストをパスし、明白な問題がなければ、それはコミッタによってdevelopブランチにマージされます。
インストール
==============================
要求ソフトウェア
--------------------
- Python3: 3.7.7 or later
- Apple Silicon上でのmacOS環境では、Python 3.10.6 (pyenvでインストール) を推奨します。
- Icarus Verilog: 10.1 or later
```
sudo apt install iverilog
```
- veriloggen: 2.3.0 or later
- numpy: 1.17 or later
- onnx: 1.9.0 or later
```
pip3 install veriloggen numpy onnx
```
インストール
--------------------
```
python3 setup.py install
```
テストのための追加要求ソフトウェア
--------------------
**tests** にいくつかのテストコードがあり、これらを実行するためには以下のソフトウェアが必要になります。
- pytest: 3.8.1 or later
- pytest-pythonpath: 0.7.3 or later
- PyTorch: 1.3.1 or later
- torchvision: 0.4.2 or later
```
pip3 install pytest pytest-pythonpath torch torchvision
```
高速なRTLシミュレーションにはVerilatorが必要となります。
- Verilator: 3.916 or later
```
sudo apt install verilator
```
ドキュメント生成のための要件
--------------------
- TeX Live: 2015 or later
- dvipng: 1.15 or later
```
sudo apt install texlive-science texlive-fonts-recommended texlive-fonts-extra dvipng
```
- Sphinx: 2.10 or later
- sphinx_rtd_theme : 0.4.3 or later
```
pip3 install sphinx sphinx_rtd_theme
```
Docker
--------------------
Dockerfileを用いてNNgen用の環境を構築することができます。
```
cd docker
sudo docker build -t user/nngen .
sudo docker run --name nngen -i -t user/nngen /bin/bash
cd nngen/examples/mlp/
make
```
Getting Started
==============================
準備中です。英語版READMEをご参照下さい。
関連プロジェクト
==============================
[Veriloggen](https://github.com/PyHDI/veriloggen)
- PythonでVerilog HDLソースコードを構築するためのライブラリ
[Pyverilog](https://github.com/PyHDI/Pyverilog)
- PythonベースのVerilog HDLハードウェア設計処理ツールキット