https://github.com/alyssonmach/logic-circuits
Simulations made in the UFCG logic circuit laboratory.
https://github.com/alyssonmach/logic-circuits
laboratory logic-circuit logisim quartus ufcg verilog
Last synced: 3 months ago
JSON representation
Simulations made in the UFCG logic circuit laboratory.
- Host: GitHub
- URL: https://github.com/alyssonmach/logic-circuits
- Owner: Alyssonmach
- License: mit
- Created: 2020-09-15T18:24:16.000Z (almost 6 years ago)
- Default Branch: master
- Last Pushed: 2021-01-03T21:30:55.000Z (over 5 years ago)
- Last Synced: 2025-04-19T08:12:17.484Z (about 1 year ago)
- Topics: laboratory, logic-circuit, logisim, quartus, ufcg, verilog
- Language: Stata
- Homepage:
- Size: 19.4 MB
- Stars: 2
- Watchers: 1
- Forks: 0
- Open Issues: 0
-
Metadata Files:
- Readme: README.md
- License: LICENSE
Awesome Lists containing this project
README
# Laboratório de Circuitos Lógicos
Repositório destinado ao armazenamento dos **experimentos e atividades práticas** desenvolvidos no **Laboratório de Circuitos Lógicos**.
## Introdução
A disciplina integra o currículo obrigatório do curso de **Engenharia Elétrica** e é ofertada regularmente ao longo dos períodos. Ela estabelece a base necessária para o desenvolvimento de **circuitos e projetos em sistemas digitais**, sendo de fundamental importância para áreas como **automação e controle**, **instrumentação**, **telecomunicações** e diversas outras aplicações da engenharia.
## Objetivo
O objetivo da disciplina é promover a **aplicação prática dos conceitos teóricos** que fundamentam o funcionamento dos sistemas digitais. Para isso, são estudadas e aplicadas as principais técnicas de **especificação, análise e projeto de circuitos lógicos**, capacitando o aluno a implementar sistemas digitais a partir da composição de **blocos lógicos elementares**.