https://github.com/camilaqpereira/oficina-verilog-siecomp

Neste repositórios estão disponibilizados todos os arquivos utilizados na Oficina Introdução ao Verilog Comportamental ministrado na XXXI SIECOMP (UEFS). Além disso, estão listados múltiplos recursos para estudo da linguagem.
https://github.com/camilaqpereira/oficina-verilog-siecomp

oficina verilog verilog-code verilog-hdl

Last synced: about 10 hours ago
JSON representation

Neste repositórios estão disponibilizados todos os arquivos utilizados na Oficina Introdução ao Verilog Comportamental ministrado na XXXI SIECOMP (UEFS). Além disso, estão listados múltiplos recursos para estudo da linguagem.

• Host: GitHub
• URL: https://github.com/camilaqpereira/oficina-verilog-siecomp
• Owner: camilaqPereira
• Created: 2024-08-18T03:11:59.000Z (5 months ago)
• Default Branch: main
• Last Pushed: 2024-08-19T01:11:53.000Z (5 months ago)
• Last Synced: 2024-08-19T05:27:42.482Z (5 months ago)
• Topics: oficina, verilog, verilog-code, verilog-hdl
• Language: Verilog
• Homepage:
• Size: 950 KB
• Stars: 0
• Watchers: 1
• Forks: 0
• Open Issues: 0
• Metadata Files:
  • Readme: README.md

Awesome Lists containing this project

README

        
Oficina Introdução ao Verilog Comportamental


Repositório para disponibilização dos materiais utilizados na oficina ministrada


Este repositório contém os materiais e códigos utilizados na oficina Introdução ao Verilog Comportamental ministrado na XXXI Semana de Integração de Engenharia de Computação (SIECOMP) na Universidade Estadual de Feira de Santana (UEFS).




  

  [Sobre a oficina](#sobre-a-oficina) • [Ementa](#-ementa) • [O que é Verilog?](#-o-que-é-verilog) • [Recursos](#-recursos) • 

  [Projetos para estimular](#-projetos-em-verilog-para-estimular)

  



## Sobre a oficina

A oficina ‘Introdução ao Verilog Comportamental’ objetivou realizar uma introdução ao desenvolvimento de projetos utilizando Verilog HDL em sua modalidade comportamental.

Foram abordados os fundamentos teóricos desta categoria, assim como sua aplicação em circuitos combinacionais e máquinas de estados finitas (MEFs). A oficina destinou-se aos estudantes 

que pretendiam cursar a disciplina de Sistemas Digitais nos próximos semestres e a quaisquer outros discentes que tivessem interesse na área (e que já tenham cursado a disciplina de 

Circuitos Digitais).

## Ministrante



## ❓ O que é Verilog?

> "Verilog HDL is a formal notation intended for use in all phases of the creation of electronic systems. Because it is both machine readable and human readable, it supports the

> development, verification, synthesis, and testing of hardware designs; the communication of hardware design data; and the maintenance, modification, and procurement of hardware.

> " [IEEE Standards Association](https://standards.ieee.org/ieee/1364/2051/)

Em outras palavras, Verilog é um a **linguagem de descrição de hardware**, padronizada pela norma IEEE 1364 - 2005, utilizada para simular e sintetizar logica e fisicamente um sistema.

## 📋 Ementa

**Dia 1: 14/08/2024**

1. Quartus: revisão das principais funcionalidades;

2. Módulos e componentes;

3. Blocos de execução: processuais, sequenciais e paralelos;

4. Atribuições : assign, bloqueantes e não-bloqueantes;

5. Blocos condicionais parte 1: if-else-if;

**Dia 2: 16/08/2024**

6. Blocos condicionais parte 2: switch case;

7. Máquinas de estados finitas (Moore e Mealy) com verilog comportamental: revisão teórica e

aplicação prática.

## 📖 Recursos

1. [IEEE Standarts Association](https://standards.ieee.org/ieee/1364/2051/)

### 🌐 Sites

1. [Tutorial de Verilog - Embarcados](https://embarcados.com.br/serie/tutorial-de-verilog/)

2. [Processadores Programáveis - Embarcados](https://embarcados.com.br/serie/processadores-programaveis/)

3. [Verilog Tutorial - Nandland](https://nandland.com/introduction-to-verilog-for-beginners-with-code-examples/#google_vignette)

4. [Intel® FPGA Design Examples](https://www.intel.com/content/www/us/en/support/programmable/support-resources/design-examples/fpga-design-examples.html)

### 📚 Livros, artigos e afins

1. [Quartus II Introduction Using Verilog Design - Cornell University](https://people.ece.cornell.edu/land/courses/ece5760/DE2/tut_quartus_intro_verilog.pdf)

2. [Verilog HDL Coding Semiconductor Reuse Standard - Corrnel University](https://people.ece.cornell.edu/land/courses/ece5760/Verilog/FreescaleVerilog.pdf)

3. [Linguagem Verilog - Monitoria de SD UFPE](https://www.cin.ufpe.br/~voo/sd/Aula6)

4. Fundamentals of digital logic with Verilog design / Stephen Brown and Zvonko Vranesic. [Disponível na Biblioteca Central Julieta Carteado UEFS](https://pergamum.uefs.br/acervo/104987)

5. [Quick Reference for Verilog HDL - Stanford University](https://web.stanford.edu/class/ee183/handouts_win2003/VerilogQuickRef.pdf)

6. [Apostila com Códigos de Programas Demonstrativos usando a linguagem Verilog para Circuitos Digitais (Versão A2020M05D04) - Alexandre Santos de la Vega - UFF](https://www.telecom.uff.br/~delavega/public/CircDig/apostila_demos_Verilog_cd.pdf)

### ▶️ Vídeos

1. [FPGA e Verilog - Pedro Souza](https://youtube.com/playlist?list=PLXyWBo_coJnN2rro0EMW5J9ruTDEgtdXg&si=tiKoX7DXRH1cm8k1)

2. [Verilog Review - V. Hunter Adams](https://youtu.be/hiUd4TfhSGs?si=oo9sNnyAzea8uBdR)

## 🚀 Projetos em Verilog para estimular...

1. [DE1-SoC (FPGA) Experiments - V. Hunter Adams](https://youtube.com/playlist?list=PLDqMkB5cbBA7AHTOoyacQTAdYdtd62oQ4&si=HB9vutzDdnnEj_tq)

2. [DE1-SoC Students Projects](https://youtube.com/playlist?list=PLDqMkB5cbBA7nUwrxsLgtrOsce9UgJXJb&si=d6_UZUVC9QMQoM_Q)