https://github.com/fe1ldr/soc-design2024

Инженерный хакатон SoC Design Challenge 2024
https://github.com/fe1ldr/soc-design2024

hackaton miet systemverilog

Last synced: 13 days ago
JSON representation

Инженерный хакатон SoC Design Challenge 2024

• Host: GitHub
• URL: https://github.com/fe1ldr/soc-design2024
• Owner: Fe1LDr
• License: mit
• Created: 2024-05-10T10:37:06.000Z (almost 2 years ago)
• Default Branch: main
• Last Pushed: 2025-05-04T21:45:21.000Z (9 months ago)
• Last Synced: 2025-07-04T00:37:21.110Z (7 months ago)
• Topics: hackaton, miet, systemverilog
• Language: SystemVerilog
• Homepage:
• Size: 8.92 MB
• Stars: 0
• Watchers: 2
• Forks: 0
• Open Issues: 0
• Metadata Files:
  • Readme: README.md
  • License: LICENSE

Awesome Lists containing this project

README

          
# Описание

Результат работы команды «Kizil» над проверкой модуля матричного АЛУ в рамках Инженерного хакатона SoC Design Challenge 2024 по треку «Функциональная верификация».

По итогам хакатона заняли 1 место среди всех команд в треке «Функциональная верификация».

Новость: https://miet.ru/news/163743

# Структура репозитория:

    ./SoC-Design2024/

        ./doc/ -- здесь хранится спецификация и другие полезные материалы

        

        ./dut/ -- здесь хранится DUT (RTL)

            ./ymp_alu_matrix_top.sv

            ./ymp_alu_regs.sv

            ./ymp_alu_control_unit.sv

            

        ./tb/ -- здесь хранится TB

            ymp_alu_matrix_tb.sv

        

        ./run.sh -- срипт запуска симуляции 

        ./tb_files.lst -- файл-список исходников