https://github.com/hafizhhasyhari/Arsitektur-Komputer-Architecture-Computer-Undergraduate-Hafizh

Architecture Computer 2023
https://github.com/hafizhhasyhari/Arsitektur-Komputer-Architecture-Computer-Undergraduate-Hafizh

arsitektur-komputer assembly computer-organization-and-architecture organisasi-arsitektur-komputer

Last synced: 7 days ago
JSON representation

Architecture Computer 2023

• Host: GitHub
• URL: https://github.com/hafizhhasyhari/Arsitektur-Komputer-Architecture-Computer-Undergraduate-Hafizh
• Owner: hafizhhasyhari
• Created: 2024-05-13T14:50:50.000Z (9 months ago)
• Default Branch: main
• Last Pushed: 2024-06-05T15:29:29.000Z (8 months ago)
• Last Synced: 2025-02-08T00:41:55.777Z (7 days ago)
• Topics: arsitektur-komputer, assembly, computer-organization-and-architecture, organisasi-arsitektur-komputer
• Language: Assembly
• Homepage:
• Size: 12.7 KB
• Stars: 0
• Watchers: 1
• Forks: 0
• Open Issues: 0
• Metadata Files:
  • Readme: README.md

Awesome Lists containing this project

README

        
# Architecture-Computer

Architecture Computer 2023

## Apaan ini?

Metode utama penerimaan eksperimen adalah penerimaan tatap muka di kelas dan penyerahan laporan eksperimen.

Durasi percobaan yang direncanakan untuk semester ini adalah 10 minggu

## Direktori folder

>**1_VerilogSourceCode** Kode sumber Verilog

>>**1_CPUCore_src CPU** Kode verilog inti CPU

>>**2_Simulation** kode testBench untuk simulasi

>

>**2_BRAMInputFileGenerator** file skrip, menggunakan file perakitan untuk menghasilkan file aliran instruksi heksadesimal yang sesuai

>**4_ProjectDesignFiles** Berisi gambar desain modul pipeline CPU

>**5_DetailDocuments** berisi persyaratan eksperimental khusus untuk setiap eksperimen

// hafizhhasyhari