https://github.com/hmarchiori/relogio-xadrez-vhdl
Este projeto implementa um relógio de xadrez utilizando a linguagem VHDL. O sistema gerencia o tempo de jogo de dois jogadores e exibe os tempos restantes em um display.
https://github.com/hmarchiori/relogio-xadrez-vhdl
digital-design display-driver fpga fpga-programming hdl seven-segments-display vhdl vhdl-code
Last synced: 5 months ago
JSON representation
Este projeto implementa um relógio de xadrez utilizando a linguagem VHDL. O sistema gerencia o tempo de jogo de dois jogadores e exibe os tempos restantes em um display.
- Host: GitHub
- URL: https://github.com/hmarchiori/relogio-xadrez-vhdl
- Owner: HMarchiori
- Created: 2025-03-27T20:04:43.000Z (9 months ago)
- Default Branch: main
- Last Pushed: 2025-03-27T20:09:18.000Z (9 months ago)
- Last Synced: 2025-06-26T05:35:07.705Z (6 months ago)
- Topics: digital-design, display-driver, fpga, fpga-programming, hdl, seven-segments-display, vhdl, vhdl-code
- Language: Tcl
- Homepage:
- Size: 8.79 KB
- Stars: 0
- Watchers: 1
- Forks: 0
- Open Issues: 0
-
Metadata Files:
- Readme: README.md
Awesome Lists containing this project
README
# Relógio de Xadrez em VHDL
Este projeto implementa um relógio de xadrez utilizando a linguagem VHDL. O sistema gerencia o tempo de jogo de dois jogadores e exibe os tempos restantes em um display.
## Funcionalidades
- **Gerenciamento de tempo**: Cada jogador possui um contador independente que decremente o tempo restante.
- **Máquina de estados finitos (FSM)**: Controla as transições entre os estados de inatividade, turno de cada jogador e estados de vitória.
- **Detecção de borda**: Utilizada para identificar quando um jogador pressiona seu botão para alternar a vez.
- **Display de 7 segmentos**: Exibe os minutos e segundos restantes para cada jogador.
## Estrutura do Código
- **`relogio_xadrez.vhd`**: Define a lógica principal do relógio de xadrez, incluindo a FSM e a interface com os temporizadores e o display.
- **`temporizador.vhd`**: Implementa um contador que decremente o tempo de cada jogador e fornece a separação de minutos e segundos para exibição.
## Como Usar
Este projeto pode ser sintetizado e testado em uma FPGA, como a Nexys A7, utilizando ferramentas como Xilinx Vivado. Certifique-se de mapear corretamente os botões e o display conforme o hardware disponível.
## Dependências
- Biblioteca IEEE (`std_logic_1164` e `numeric_std`)
- FPGA compatível com displays de 7 segmentos