https://github.com/taffarel55/verilog
Documentação dos exemplos que fiz enquanto estudava a linguagem de descrição de hardware Verilog.
https://github.com/taffarel55/verilog
verilog verilog-examples verilog-hdl
Last synced: 4 months ago
JSON representation
Documentação dos exemplos que fiz enquanto estudava a linguagem de descrição de hardware Verilog.
- Host: GitHub
- URL: https://github.com/taffarel55/verilog
- Owner: taffarel55
- Created: 2020-11-02T17:46:03.000Z (over 4 years ago)
- Default Branch: main
- Last Pushed: 2023-08-05T22:34:16.000Z (almost 2 years ago)
- Last Synced: 2025-01-09T02:56:54.918Z (6 months ago)
- Topics: verilog, verilog-examples, verilog-hdl
- Language: Verilog
- Homepage:
- Size: 35.2 KB
- Stars: 0
- Watchers: 2
- Forks: 0
- Open Issues: 0