https://github.com/viktor-prutyanov/drec-fpga-intro

Материалы для курсов "Введение в проектирование на языке Verilog" (2024+), "Введение в FPGA и Verilog" (2018-2019)
https://github.com/viktor-prutyanov/drec-fpga-intro

asic education fpga risc-v verilog vlsi

Last synced: about 1 month ago
JSON representation

Материалы для курсов "Введение в проектирование на языке Verilog" (2024+), "Введение в FPGA и Verilog" (2018-2019)

• Host: GitHub
• URL: https://github.com/viktor-prutyanov/drec-fpga-intro
• Owner: viktor-prutyanov
• License: mit
• Created: 2019-01-30T18:43:44.000Z (almost 6 years ago)
• Default Branch: master
• Last Pushed: 2024-11-04T14:29:49.000Z (3 months ago)
• Last Synced: 2024-11-04T15:31:18.990Z (3 months ago)
• Topics: asic, education, fpga, risc-v, verilog, vlsi
• Language: Verilog
• Homepage: https://viktor-prutyanov.github.io/drec-fpga-intro/
• Size: 15 MB
• Stars: 92
• Watchers: 10
• Forks: 28
• Open Issues: 0
• Metadata Files:
  • Readme: README.md
  • License: LICENSE

Awesome Lists containing this project

README

        
## Введение в FPGA и Verilog

На этом репозитории хранятся лабораторные, задачи, слайды, заметки и другие материалы для курса "Введение в FPGA и Verilog".

Вся информация находится на [wiki](https://github.com/viktor-prutyanov/drec-fpga-intro/wiki).