https://github.com/viktor-prutyanov/drec-fpga-intro
Материалы для курсов по проектированию цифровых вычислительных систем
https://github.com/viktor-prutyanov/drec-fpga-intro
asic education fpga risc-v verilog vlsi
Last synced: 24 days ago
JSON representation
Материалы для курсов по проектированию цифровых вычислительных систем
- Host: GitHub
- URL: https://github.com/viktor-prutyanov/drec-fpga-intro
- Owner: viktor-prutyanov
- License: mit
- Created: 2019-01-30T18:43:44.000Z (about 6 years ago)
- Default Branch: master
- Last Pushed: 2025-03-20T01:23:28.000Z (about 1 month ago)
- Last Synced: 2025-03-20T02:29:18.991Z (about 1 month ago)
- Topics: asic, education, fpga, risc-v, verilog, vlsi
- Language: Verilog
- Homepage: https://viktor-prutyanov.github.io/drec-fpga-intro/
- Size: 15.5 MB
- Stars: 94
- Watchers: 9
- Forks: 32
- Open Issues: 0
-
Metadata Files:
- Readme: README.md
- License: LICENSE
Awesome Lists containing this project
README
## drec-fpga-intro
На этом репозитории хранятся примеры, задачи, слайды, заметки и другие материалы для курсов "Введение в проектирование на языке Verilog" (2025+) и "Введение в FPGA и Verilog" (2018-2019).
* Новые материалы (2025+) находятся в подкаталогах `*/2025` и на [GitHub Pages](https://viktor-prutyanov.github.io/drec-fpga-intro/)
* Старые материалы (2018-2019) находятся в подкаталогах `*/2019` и на [Wiki](https://github.com/viktor-prutyanov/drec-fpga-intro/wiki)