https://github.com/antonvlnc/proyecto-vlsi

Proyecto Final VLSI
https://github.com/antonvlnc/proyecto-vlsi

Last synced: about 1 year ago
JSON representation

Proyecto Final VLSI

• Host: GitHub
• URL: https://github.com/antonvlnc/proyecto-vlsi
• Owner: antonvlnc
• Created: 2023-12-08T01:05:00.000Z (over 2 years ago)
• Default Branch: main
• Last Pushed: 2023-12-08T02:39:28.000Z (over 2 years ago)
• Last Synced: 2025-04-05T17:46:09.544Z (about 1 year ago)
• Language: VHDL
• Size: 267 KB
• Stars: 0
• Watchers: 1
• Forks: 0
• Open Issues: 0
• Metadata Files:
  • Readme: README.md

Awesome Lists containing this project

README

          
# Proyecto-VLSI

Proyecto Final VLSI

Proyecto realizado en tarjeta FPGA => De10-lite (reloj de 50MHz)

Asignar correctamente los pines para su funcionamiento