Ecosyste.ms: Awesome
An open API service indexing awesome lists of open source software.
https://github.com/josedavidss/tdd.coffeemachine-prototype
Cuarto laboratorio del curso de Taller de Diseño Digital. La idea es generar un código compilable para una FPGA con la que se pueda simular el funcionamiento de máquina de café utilizando el lenguaje de programación SystemVerilog.
https://github.com/josedavidss/tdd.coffeemachine-prototype
coffee-machine digital-design intel quartus-prime system-verilog
Last synced: about 2 months ago
JSON representation
Cuarto laboratorio del curso de Taller de Diseño Digital. La idea es generar un código compilable para una FPGA con la que se pueda simular el funcionamiento de máquina de café utilizando el lenguaje de programación SystemVerilog.
- Host: GitHub
- URL: https://github.com/josedavidss/tdd.coffeemachine-prototype
- Owner: JoseDavidSS
- License: gpl-3.0
- Created: 2022-05-05T05:34:32.000Z (over 2 years ago)
- Default Branch: main
- Last Pushed: 2022-05-05T05:41:13.000Z (over 2 years ago)
- Last Synced: 2023-05-21T03:35:16.740Z (over 1 year ago)
- Topics: coffee-machine, digital-design, intel, quartus-prime, system-verilog
- Language: SystemVerilog
- Homepage:
- Size: 438 KB
- Stars: 1
- Watchers: 2
- Forks: 0
- Open Issues: 0